Nace una nueva tecnología de chips que pretende restablecer la ley de Moore

Recomendados:  Empresas data driven: estrategias de datos para marcar la diferencia Evento  La hoja de ruta de DevOps en materia de seguridad Leer

En los últimos años la ley de Moore ha dejado de cumplirse, ya que los fabricantes de chips no son capaces de duplicar la cantidad de transistores de los chips cada dos años. Para seguir el ritmo de la digitalización los diseñadores han ido incrementando el número de transistores de los procesadores, pero las tecnologías empleadas hasta ahora casi han llegado a su límite físico de evolución, y los expertos dicen que pronto la ley de Moore dejará de tener validez. Algunos incluso dicen que ya no es aplicable para predecir el desarrollo tecnológico de los chips.

Pero la industria quiere restablecer la vigencia de esta Ley, y ahora dos de los principales fabricantes del sector, IBM y Samsung, han presentado una nueva tecnología que podría lograrlo. Estas dos firmas han colaborado en el marco de la Albany Research Alliance en el desarrollo de una nueva arquitectura de chips que podría revolucionar la industria en los próximos años. Este nuevo diseño recibe el nombre de Vertical-Transport Nanosheet Field Effect Transistor (VTFET), y cambia completamente las reglas de juego.

Las arquitecturas de chips más utilizadas actualmente son la de transistores de efecto de campo de transporte lateral (FET), con variantes como FinFET (Transistor de Efecto de Campo de Aletas), que sitúa los transistores a lo largo de la superficie de una oblea. Pero esta disposición ya presenta restricciones físicas en la longitud de la puerta del transistor, el grosor del espaciador y el tamaño de los contactos, lo que limita su escalamiento por cuestiones de rendimiento y consumo. Pero, como explica Intel en su anuncio, VTFET se basa en otro enfoque, que es la disposición de los transistores en capas perpendiculares a la oblea de silicio, dirigiendo el flujo de corriente vertical a la superficie de la oblea.

Y afirman que con VTFET han logrado demostrar con éxito que es posible escalar el diseño de semiconductores CMOS más allá de la tecnología de nanosheets. En los nodos avanzados podría usarse VTFET para proporcionar el doble de rendimiento o hasta un 85% más de reducción en el consumo de energía en comparación con la versión más avanzada de FinFET. El pasado mes de mayo IBM anunció un nuevo diseño de chip de 2 nanómetros que permitiría crear un chip con hasta 50.000 millones de transistores en el espacio de una uña, y con FTFET ahora afirman que podrán seguir incrementando la densidad de transistores para restablecer la vigencia de la ley de Moore en la industria.

Al pasar la corriente eléctrica en sentido vertical se superan las limitaciones de FinFET para las puertas, los espacios y los contactos, y es posible escalar el Paso de Puerta Conectada (CGP) manteniendo el tamaño de los transistores, los contactos y el aislamiento. Esto elimina las restricciones actuales del diseño lateral y el flujo de corriente, y sus creadores dicen que han podido usar contactos de fuente/drenaje más grandes para incrementar la corriente en el dispositivo. Y es posible modificar la longitud de la puerta para diseñar chips con diferente relación entre velocidad de conmutación y consumo de energía, pudiendo fabricar chips para diferentes propósitos.